AI熱潮持續不墜，先進封裝技術成為提升AI晶片效能的關鍵。繼垂直堆疊的CoWoS封裝後，可大幅提升晶片利用率的扇出型面板級封裝（FOPLP）技術成為最新話題。群創董事長洪進揚接受中央社專訪時透露，群創FOPLP今年一定會有具體的成果，並且出貨，搶占全球半導體封裝市場。
先進封裝是指將不同晶片透過封裝及堆疊技術整合在一起，以提升晶片效能、減少空間及功耗，如台積電積極投入的CoWoS技術。
而扇出型面板級封裝（Fan-out Panel Level Packaging，FOPLP）技術，因透過「方形」基板進行IC封裝，可使用面積將較「圓形」晶圓大幅提升，使同樣單位面積下，可擺放更多的晶片；方形基板利用率可達到95%，以3.5世代線FOPLP玻璃基板開發的中高階半導體封裝，可使用面積是12吋玻璃晶圓的7倍。
經濟部2023年攜手群創光電、工研院等業者共同發表FOPLP成果，並進一步活化面板廠既有的舊世代產線，轉型成具高附加價值的半導體封裝產線，更具備「容納更多的I/O數」、「體積更小」、「效能更強大」、「節省電力消耗」等技術及成本優勢。
在經濟部技術處A+計畫支持下，群創已率先建置全球第一條由面板產線轉型的FOPLP封裝應用產線，跨足半導體先進封裝領域；儘管FOPLP生產技術面臨面板翹曲、均勻性與良率等問題，量產進度延宕，但群創與工研院持續合作減少面板翹曲量，讓封裝製程的破片與耗損降低。
洪進揚接受中央社專訪時指出，兩年前還沒太多人講扇出型面板級封裝（FOPLP），但去年台積電董事長魏哲家在法人說明會表示，3年後將開始大量生產。有人質疑，群創憑什麼跟台積電競爭，洪進揚表示，群創不是要跟現有半導體晶圓大廠、封裝廠競爭，而是面板廠動線設計適合搬運玻璃基板。
他進一步指出，半導體晶圓封裝改用方形的顯示面板玻璃基板，若片數多、面積大可能需要機器搬運，既有的封裝測試廠動線不會考慮到如何搬運玻璃基板；而面板廠原本的動線設計，早已規劃好適合搬運玻璃基板。為避免運送過程易碎，可在群創繼續進行下一階段的封裝製程，並可依客戶需求，提供只鑽好孔的玻璃基板或鋪好線路的玻璃基板。
此外，扇出型面板級封裝技術驗證期，至少都要18個月以上，群創有現成的無塵室，可以順利投入封裝；封裝廠若為了面板級封裝蓋一個無塵室太花錢，且需要時間興建。
洪進揚強調，台積電是打算從300x300開始做，群創3.5世代線玻璃基板大小為620x750，只要1/4大小即足夠應付首批的扇出型面板級封裝需求。
未來若晶片業者需要更大的可使用面積進行IC封裝，洪進揚說，群創就透過「方形」基板把「海埔新生地」做出來，「你要新的土地，我就幫你找出來」，因為面板廠提供的玻璃基板面積夠大，用3.5代廠就比現有晶圓封裝的面積大，將來還可透過5代線、6代線提供更大面積的玻璃基板。
不過，洪進揚表示，群創在面板業領先，但在封裝業卻是新手。扇出型面板級封裝是一種先進的技術，是很大的領域，有不同的技術主流，群創有必要做投資，進入市場先了解，先從相對簡單的chip first（先放晶片再鋪線路）的方案開始嘗試，這個里程碑希望獲得客戶的認可，技術上已拿到客戶的認證，量產時程儘快推進。
洪進揚透露，扇出型面板級封裝今年一定會有具體的成果，並且出貨，將持續精進技術及人才的培養。他認為，群創往扇出型面板級封裝的技術、人力、資源發展，一定是對的方向。
他說，其他包括chip last或重布線（redistribution layer，RDL）技術，以及最終極的導通孔玻璃晶圓（Through Glass Via；TGV）技術，不表示停下來不做了，因考量驗證速度，並非所有技術都以量產為唯一檢驗標準，不同的技術有不同的里程碑在持續推進中。
新聞
